PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-083924

(43)Date of publication of application: 30.03.2001

(51)Int.Cl.

G09G G09G 3/30

G09G 3/32

(21)Application number: 11-254386

(71)Applicant: MATSUSHITA ELECTRIC IND CO

(22)Date of filing:

08.09.1999

(72)Inventor: MINAMINO YUTAKA


YAMANO ATSUHIRO **OKADA TAKASHI**

(54) DRIVE CIRCUIT AND DRIVE METHOD OF CURRENT CONTROL TYPE LIGHT EMITTING **ELEMENT**

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a drive circuit for uniformly gradation-controlling an EL that is a current driving element according to an external input signal by containing, in a buffer, a circuit for compensating the offset voltage that is the difference between the input terminal voltage of a buffer element and the voltage outputted from the output terminal of the buffer element.

SOLUTION: Since the charging voltage of a load is VIN-Vt when no offset canceller is attached, the dispersion of threshold voltage Vt appears as an output deviation. However, when an offset canceller is attached, the charging voltage of the load is equal to the input voltage VIN and basically never influenced by the dispersion of the threshold voltage Vt. A circuit for compensating the offset voltage resulted from the dispersion of the threshold voltage Vt is built in a transistor for controlling the luminance of a light emitting element. Therefore, this drive circuit for light emitting element capable of providing a satisfactory image characteristic with a relatively small number of transistors can be realized.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-83924 (P2001-83924A)

(43)公開日 平成13年3月30日(2001.3.30)


| (51) Int.Cl.7 | | 酸別記号 | FΙ | | テーマコード(参考) | | |
|---------------|------|---------------------|-------------|------------|---------------------|-------------|--|
| G 0 9 G | 3/20 | 6 2 4 | G 0 9 G | 3/20 | 624B | 5 C O 8 O | |
| | | 6 1 1 | | | 611H | | |
| | | 6 2 1 | | | 6 2 1 J | | |
| | 3/30 | | | 3/30 | K | | |
| | 3/32 | | | 3/32 | Α | | |
| | | | 審查請求 | 未辦求 | 請求項の数7 | OL (全 11 頁) | |
| (21)出願番号 | | 特爾平11-254386 | (71)出顧人 | 000005821 | | | |
| | | | | 松下電器產業株式会社 | | | |
| (22)出願日 | | 平成11年9月8日(1999.9.8) | | 大阪府門 | 真市大字門真100 | 6番地 | |
| | | • | (72)発明者 | 南野社 | \$ | | |
| | | | | 大阪府門 | 真市大字門真100 | 6番地 松下電器 | |
| | | | 1 | 産業株式 | 会社内 | | |
| | | | (72)発明者 | 山野 蓼 | 饮 售 | | |
| | | | | 大阪府門 | 真市大字門真100 | 6番地 松下電器 | |
| | | | | 產業株式 | 会社内 | | |
| | | | (74)代理人 | 10009744 | 45 | | |
| | | | | 弁理士 | 岩橋 文雄 (3 | 外2名) | |
| | | • | | | | | |
| | | | | | | 最終頁に続く | |
| | | | ! | | | | |

(54) 【発明の名称】 電流制御型発光素子の駆動回路および駆動方法

(57)【要約】

【課題】 アクティブマトリックス型のEL発光装置に おいては、階調表示を実現するために、1 画素内に複数 個のトランジスタを設ける必要があり、トランジスタの 不良確率の増加による歩留まりの低下が生じる。

【解決手段】 発光素子の輝度を制御するための電圧がデータ線より供給されており、走査線により与えられる 走査信号によりデータ線の電圧をスイッチングする第一 の薄膜トランジスタと、発光素子にその出力端子が接続 されており、スイッチング用の薄膜トランジスタの出力 端子とその入力端子が接続されているバッファ回路と、バッファ回路の入力端子電圧とバッファ回路の出力端子 から出力される電圧との差であるオフセット電圧が補償 される回路がバッファ回路内部に内蔵されているアクティブマトリクス型の電流制御型発光素子。



【特許請求の範囲】

【請求項1】素子に流れる電流に応じて輝度が変化する 発光素子からなる画素を選択するための走査線と、前記 画素を駆動するための電圧を供給するデータ線とが基板 上にマトリクス状に配設され、前記走査線と前記データ 線との交差部に、発光素子の輝度を制御するための電圧 がデータ線より供給されており、前記走査線により与え られる走査信号により前記データ線の電圧をスイッチン グする第一の薄膜トランジスタと、前記発光素子にその 出力端子が接続されており、前記スイッチング用の薄膜 10 トランジスタの出力端子とその入力端子が接続されてい るバッファ回路と該バッファ回路の入力端子電圧と該バ ッファ回路の出力端子から出力される電圧の差であるオ フセット電圧が補償される回路がバッファ回路内部に内 蔵されているアクティブマトリクス型の電流制御型発光 素子の駆動回路。

1

【請求項2】バッファ回路が発光素子の入力端子とソー スフォロワ接続されている薄膜トランジスタからなり、 ソースフォロワ接続されている電流制御用薄膜トランジ 補償コンデンサ及び該補償コンデンサにしきい値電圧を 記憶させるためのスイッチング回路が前記バッファ回路 に組み込まれている請求項1記載のアクティブマトリク ス型の電流制御型発光素子の駆動回路。

【請求項3】バッファ回路が発光素子の入力端子とソー スフォロワ接続されているn-チャンネル型の薄膜トラ ンジスタ及びから構成されており、スイッチング回路に より補償コンデンサにしきい値電圧が書き込まれる前に 負荷に予め蓄えられている電荷を放電することを特徴と 動方法。

【請求項4】バッファ回路が発光素子の入力端子とソー スフォロワ接続されているローチャンネル型の薄膜トラ ンジスタ及びから構成されており、スイッチング回路に より補償コンデンサにしきい値電圧が書き込まれる前に 負荷を予め電源電圧まで充電するプリチャージするとと を特徴とするアクティブマトリクス型の電流制御型発光 素子の駆動方法。

【請求項5】ソースフォロワ接続されるトランジスタが nチャンネルトランジスタとpチャンネルトランジスタ がプッシュプル接続されていることを特徴とする請求項 2 記載のアクティブマトリクス型の電流制御型発光器子 の駆動回路。

【請求項6】パッファ回路が差動増幅器により構成さ れ、該差動増幅器の出力オフセットをキャンセルするた めの補償コンデンサ及び該補償コンデンサにしきい値電 圧を記憶させるためのスイッチング回路が組み込まれて いる請求項1記載のアクティブマトリクス型の電流制御 型発光素子の駆動回路。

【請求項7】素子に流れる電流に応じて輝度が変化する 50 ジスタ75のゲート・ソース間電圧を決定する。

発光素子からなる画素を選択するための走査線と、前記 画素を駆動するための電圧を供給するデータ線とが基板 上にマトリクス状に配設され、前記走査線と前記データ 線との交差部に、発光素子の輝度を制御するための電圧 がデータ線より供給されており、前記走査線により与え られる走査信号により前記データ線の電圧をスイッチン グする薄膜トランジスタと、前記発光素子にその出力端 子が接続されており、前記スイッチング用の薄膜トラン ジスタの出力端子とその入力端子が接続されているバッ ファ回路と該バッファ回路の入力端子電圧と該バッファ 回路の出力端子から出力される電圧の差であるオフセッ ト電圧が補償される補償回路とを有する電流制御型発光 素子であって、前記補償回路が前記パッファ回路に内蔵 されていることを特徴とする電流制御型発光素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ディスプレイに用 いられる発光素子の駆動装置に関し、特に有機及び無機 EL (エレクトロルミネンス)、又はLED (発光ダイ スタのしきい値電圧のばらつきをキャンセルするための 20 オード)等のような発光輝度が素子を流れる電流により 制御される電流制御型発光素子の駆動回路の構成ならび に駆動方法に関する。

[0002]

【従来の技術】有機及び無機EL、又はLED等のよう な発光素子をアレイ状に組み合わせ、ドットマトリクス により文字表示を行うディスプレイは、テレビ、携帯端 末等に広く利用されている。

【0003】特に、自発光素子を用いたこれらのディス プレイは、液晶を用いたディスプレイと異なり、照明の するアクティブマトリクス型の電流制御型発光素子の駆 30 ためのバックライトを必要としない、視野角が広い等の 特徴を有し、注目を集めている。

> 【0004】中でも、トランジスタ等とこれらの発光素 子とを組み合わせてスタティック駆動を行うアクティブ マトリクス型と呼ばれるディスプレイは、ダイナミック 駆動を行う単純マトリクス駆動のディスプレイと比較し て、高輝度、高コントラスト、高精細等の優位性を持っ ており近年注目されている。

【0005】この種のディスプレイの従来例として、図 7に、Society for Information Displayを行の1997年 40 秋期大会予稿集「Asiadisplay '97」の第216~219頁 (セイコーエブソン) の発表から引用した、発光素子に ELを使用したアクティブマトリクス型ディスプレイの 発光紫子駆動回路を示す。

【0006】図7を参照して、この駆動回路での発光原 理を説明する。スイッチング用トランジスタ71のゲー トに接続された走査線72が選択されて活性化される と、トランジスタ71がオン状態となり、トランジスタ 71に接続されたデータ線73から信号がコンデンサ7 4に書き込まれる。コンデンサ74は電流制御用トラン

【0007】そして、走査線72が非選択となりトラン ジスタ71がオフ状態になると、コンデンサ74の両端 間の電圧は次の周期に走査線72が選択されるまで保持 される。

【0008】コンデンサ74の両端間の電圧に応じて、 電源電極76→トランジスタ75のドレインーソース→ EL素子77→共通電極78という経路に沿って電流が 流れ、この電流によりEL素子77が発光する。

【0009】一般的にコンピュータの端末、パソコンの モニタ、テレビ等の動画表示を行うためには、各画素の 10 輝度が変化する階調表示が出来ることが望ましい。

【0010】図7の駆動回路において階調表示を行うに は、トランジスタ75のゲート・ソース電極間に閾値付 近の電圧を印加する必要がある。

【0011】しかし、トランジスタのゲート電圧・ソー ス電流特性に、図8に示すようなばらつきがあると、例 えば図7のトランジスタ75のゲート電極にゲート電圧 VAを印加した場合、トランジスタ75に流れる電流は IA(実線で示す曲線とVAとの交点)とIB(破線で 示す曲線とVAとの交点)のように異なるため、EL素 20 いていても、その影響を受けるがことなく、輝度のばら 子77に流れる電流も変わり、本来ならば同じ輝度であ るはずの領域の輝度が異なり、このため、例えば輝度む ら等の画質劣化が生じることになる。

【0012】ボリシリコンを材料とした薄膜トランジス タにおいては、結晶シリコンによるトランジスタに比較 して、一般的にこのしきい値のばらつきが大きく、その 値は±0.1V程度と推察される。

【0013】しきい値が±0.1 Vばらついたとすれ ば、トランジスタ75を流れる電流は、しきい値が2V 程度ならばリニア領域で動作させた場合は5%程度、飽 30 和領域で動作させた場合は10%程度電流値が変動す る。図9はEL素子の電流-輝度特性である。電流-輝 度特性は階調表示させる領域Aにおいてはリニアな特性 であるので、前期電流値のばらつきは、そのまま輝度特 性のばらつきとなって現れる。

【0014】 この問題を解決するため、特開平2-14 8687号公報には、素子の関値付近でのばらつきがあ っても、この影響を受けずに階調表示を行うELディス プレイ装置が提案されている。

【0015】図10を参照して、特開平2-14868 7号公報に提案される回路を説明する。図10は、図7 の点線内の電流制御回路79に対応する回路部を示して おり、16階調表示を行う場合についての例を示すもの である。階調制御を行うためにデータ線の本数は4本に 増加している。

【0016】図10において、94~97は発光素子駆 動用のトランジスタ、98はカレントミラー回路、99 は発光索子、100はトランジスタの各ソース端子及び 発光素子が接続された共通電極の抵抗成分である。トラ レントミラー回路98の入力端に接続されている。

【0017】図10において、4ピット入力より階調に 対応した組み合わせの信号電圧がトランジスタ94~9 7のゲート電圧として印加される。そして、トランジス タ94~97のうちオン状態のトランジスタに流れる電 流の合計値と同一の電流値がカレントミラー回路98の 出力端から発光素子99に供給され、その電流値に応じ て発光累子99が発光する。

【0018】例えばトランジスタ94~97がオン時の 電流値の対数をとった値をそれぞれ倍になるようにすれ ば(即ち、12は11の2倍、13は12の2倍(-1 1の22倍)、14は13の2倍(=11の23倍)とす れば)、トランジスタ94~97のオンする組み合わせ により16階調の表示を行うことができる。なお、11 ~14はトランジスタ94~97がオン状態時のソース 電流をそれぞれ表している。

【0019】このときトランジスタを図8のゲート電圧 VBに対応する電流が飽和した領域の電圧で使用するよ うにすれば、トランジスタの閾値付近での特性がばらつ つきも生じない。しかしながら階調数が増えた場合カレ ントミラー回路が増加すると共に、ピットにおおじて信 号線の数が増加し駆動回路が複雑となる。

[0020]

【発明が解決しようとする課題】上述のように、アクテ ィブマトリックス型のEL発光装置においては、とれま では階調表示を実現させるために、カレントミラー回路 あるいは低電流回路及び電流制御用トランジスタなどを 1 画素内に設ける必要がある。生産等を考慮した場合、 複数個のトランジスタを画素内に設けることは、トラン ジスタの不良確率の増加による歩留まりの低下が予想さ れ、高い歩留まりを確保するためには1画素内に少ない トランジスタで階調表示させる、望ましくは必要最小限 のトランジスタ数で階調表示を実現させることが必要で ある。加えてトランジスタ数の増加に伴いEL素子の発 光に関わる有効な部分の面積が減少する。このような問 題を解決するためには図7の駆動回路において電流駆動 用のTFTのしきい値電圧のばらつきを補正することが 可能なシンプルな回路構成の提案が必要である。

[0021]

(課題を解決するための手段) 本発明は前述の電流駆動 素子であるELを外部からの入力信号のレベルに応じて ムラなく階調制御するための駆動回路を提案するもので ある。具体的な回路構成は以下の通りである。

【0022】素子に流れる電流に応じて輝度が変化する 発光素子からなる画素を選択するための走査線と、前記 画素を駆動するための電圧を供給するデータ線とが基板 上にマトリクス状に配設され、前記走査線と前記データ 線との交差部に、発光素子の輝度を制御するための電圧 ンジスタ94~97のドレイン電極は共通接続されてカ 50 がデータ線より供給されており、前記走査線により与え

られる走査信号により前記データ線の電圧をスイッチン グする第一の薄膜トランジスタと、前記発光素子にその 出力端子が接続され、前記スイッチング用の薄膜トラン ジスタの出力端子とその人力端子が接続されているバッ ファ素子と該バッファ素子の入力端子電圧と該バッファ 素子の出力端子から出力される電圧の差であるオフセッ ト電圧が補償される回路がバッファ内部に内蔵されてい るアクティブマトリクス型の電流制御型発光素子の駆動

【0023】一般的には前記バッファ素子が前記発光素 子とソースフォロワ接続されており、ソースフォロワの 用いられる電流制御用薄膜トランジスタのしきい値電圧 のはらつきをキャンセルするための補償コンデンサ及び 該補償コンデンサにしきい値電圧を記憶させるためのス イッチング回路が組み込まれている構成がシンプルな構 成であると思われる。

回路を提案するものである。

【0024】との構成では3種類の基本的構成が提案で

【0025】(1-1)前記パッファ回路が前記発光素 ンネル型の薄膜トランジスタ及びから構成される場合、

(1-2) 前記バッファ回路が前記発光素子の入力端子 とソースフォロワ接続されているp-チャンネル型の薄 膜トランジスタ及びから構成される場合、(1-3)前 記ソースフォロワが n チャンネルトランジスタと p チャ ンネルトランジスタがプッシュプル接続された構成であ る場合、である。バッファ回路としてソースフォロワ構 成以外の提案として、「前記パッファ素子が差動増幅器 により構成され、該差動増幅器の出力オフセットをキャ ンセルするための補償コンデンサ及び該補償コンデンサ 30 にしきい値電圧を記憶させるためのスイッチング回路が 組み込まれている回路」があげられる。

【0026】以上の回路構成を提案するものである。

【0027】上記それぞれの構成における各ノードに印 加するタイミングチャートとこれに伴う各トランジスタ の動作を説明する。

【0028】まずソースフォロワーの動作を説明する。 ここでは電流制御用のトランジスタがnチャンネル型の 場合を説明する。

【0029】(1)入力電圧Vinがゲート電圧に印可 40 されると、トランジスタがONし、最初は大きなドレイ ン電流が流れて負荷を充電するが、負荷の電圧が上昇す るとトランジスタのソース電圧が上昇し、ゲートーソー ス間電圧が徐々に小さくなるのでドレイン電流が小さく なり、ゲートーソース間電圧がしきい値電圧Vtになる まで負荷が充電されるとトランジスタはOFFし充電は ストップする。

【0030】(2)ソースフォロワのゲートに入力電圧 Vinを印可した場合、負荷はVin-Vtまで充電さ はそのまま出力偏差となって現れる。

【0031】現状のポリシリコンではしきい値電圧のば らつきは±0.5V程度の範囲であるためにこのままで はしきい値電圧のばらつきが輝度のばらつきとなって現 れる。次にオフセットキャンセラー付きのソースフォロ ワの動作を図1を用いて説明する。動作は大きく3ステ ップに分けられる。

【0032】〈第一ステップ〉スイッチS1、S2、S 3がオンしゲートにはしきい値検出用電圧Vofがゲー トに印可され、ソースはグランドに設置されるのでソー スフォロワのトランジスタはオンする。同時にスイッチ S5をオンすることによって、負荷の電荷を放電させ る。負荷をリセットする理由はNchソースフォロワの 場合負荷を充電することは出来るが、負荷に蓄えられて いる電荷を放電できないためである。

【0033】<第二ステップ>スイッチS3をオフする 事によりトランジスタを流れる電流をゼロにする。とれ によりトランジスタのソース電圧はゲートーソース間電 圧がしきい値電圧Vtに等しくなるまで上昇する。その 子の入力端子とソースフォロワ接続されているn - チャ 20 結果しきい値検出用容量にはしきい値に等しい値が保持 される。

> 【0034】<第三ステップ>スイッチS1、S2がオ フされスイッチS0がオンされるととによりトランジス タのゲートにはしきい値検出用容量を通して入力電圧V in+しきい値電圧Vtが印可される。従ってトランジ スタのソース電圧は、ゲート電圧からしきい値電圧を引 いた値であるVinとなりスイッチS5をオフしてスイ ッチS4をオンする事により負荷はVinの電圧まで充 電されることになる。

【0035】以上の動作により、オフセットキャンセラ ーを付けない場合は、負荷の充電電圧はVin-Viで あるので、しきい値電圧V t がばらつくと出力偏差とな って現れるが、オフセットキャンセラーを付けると、負 荷の充電電圧は入力電圧Vinと等しくなり、基本的に しきい値電圧Vtのはらつきの影響を受けない。

【0036】図2はオフセットキャンセラー付きソース フォロワのシミュレーション結果である。シミュレーシ ョン条件は

- (1) しきい値電圧ばらつきは±0.5 Vを想定
- (2)しきい値検出用容量は0.5pF、しきい値検出 用電圧Vof=7.5V
 - (3)入力電圧=8.0V
 - (4) 1水平時間=30µsec である。 .

【0037】第一ステップでは、ソースフォロワのトラ ンジスタがオンされるが、スイッチS3のオン抵抗のた め出力電圧(ソース電圧)は完全にゼロにならない。第 ニステップでは、しきい値ばらつきの影響により、出力 電圧がはらついていることが解る。しきい値検出用電圧 れることになりしきい値電圧Vtがばらつくと出力電圧 50 Vofと出力電圧の差がしきい値電圧Vtに等しく、こ

7

の値がしきい値検出用容量に記憶される。第三ステップでは入力電圧Vinにしきい値電圧Vtを加えた値がゲートに印可されるので、出力電圧はしきい値電圧に関係なく、ほぼ入力電圧Vinに等しくなっている。オフセットキャンセル能力は図3の下の図に示す拡大図より、しきい値ばらつき0.5Vに対して、出力偏差は±10mVまで抑制することが可能である。

【0038】以上は電流制御用トランシスタがnチャンネルの場合であるが、トランジスタが p チャンネルタイプの場合も想定される。

【0039】本回路構成を図4に示す。pチャンネルトランジスタはnチャンネルトランジスタに比較して電流駆動能力は劣るが、トランジスタ信頼性の面ではnチャンネルトランジスタよりも安定である。基本的にはpチャンネルタイプの場合も同様なオフセットキャンセル動作は可能であるが、pチャンネルソースフォロワは負荷に対して放電しかできないので負荷を予め電源電圧まで充電するプリチャージ回路が必要である。

【0040】そのほかにnーチャンネルとpーチャンネルをプッシュブル接続した回路が提案できる。ブッシュ 20 プルは負荷に対して充電、放電共に出来るのでチャージング回路は必要ない。プッシュブル回路を用いた場合の構成を図5に示す。

【0041】次にバッファ構成として、差動増幅回路を用いることは可能である。差動増幅回路はソースフォロワ回路に比較して負帰還がかかるので、しきい値電圧はらつきに起因するオフセットを含めたすべてのオフセットの原因如何に関わらすVinとVoutの差を検出する事か出来る。

【0042】オフセットキャンセラー付き差動増幅回路 30 の動作を図6を使って説明する。

【0043】<第一ステップ>2個のスイッチAがオンし差動増幅器の反転入力端子と非反転入力端子間に検出用容量が接続されたバッファ回路となる。差動増幅器の非反転入力端子に入力電圧Vinが印可され、出力電圧がVout=Vin+ΔVとなっているとする。バッファ回路を構成しているので、反転入力端子の電圧もVin+ΔVになる。従って検出用容量には非反転入力端子の入力電圧Vin+ΔVの差であるΔVが検出され保持される。

【0044】<第二ステップ>スイッチAがOFFされスイッチBがONされるので、出力電圧は検出用容量を通して反転入力端子にフィードバックされる。非反転入力端子には第一ステップ同様入力電圧Vinが印可されているので差動増幅器の内部回路は同じ状態を保つために反転入力端子の電圧はVin+ Δ Vにならなければならない。出力端子と反転入力端子間には、 Δ Vの電位差を持った検出用容量が接続されているので、反転入力端子の電圧がVin+ Δ </sub>Vになるためには、出力電圧はVout=Vinにならなければならない。

•

【0045】以上の動作により差動増幅回路にオフセットキャンセラーを付けることで、様々な要因で発生する出力偏差△Vを抑制する事が出来る。出力電圧は常に入力電圧Vinに等しい。

【0046】図11はオフセットキャンセラー付きオペアンプのシミュレーション結果である。シミュレーション条件としては

- (1) 差動増幅回路のバッファ部はブッシュブル型
- (2)出力偏差検出用容量=1.0pF
- 10 (3)入力電圧=7.0V
 - (4)負荷抵抗=1.0kΩ、負荷容量=20pF
 - (5) 1水平時間=30μsec

を仮定し、しきい値ばらつきが±0.5Vの結果を図1 2に示す。

【0047】第一ステップでは、しきい値ばらつきにより、入力電圧に対して出力電圧が大きくばらついているが、との差を出力偏差検出用容量で検出し補正することにより、第二ステップではしきい値ばらつきに影響されることなく、出力電圧は入力電圧にほぼ等しくなっている。オフセットキャンセル能力は図12の下の拡大図より、しきい値ばらつき±0.5 Vに対して、出力偏差±5 m Vまで抑制できることが出来る。

[0048]

【発明の実施の形態】図面を参照して、本発明の実施例を以下に説明する。

【0049】(実施例1)図1は本発明の第1の実施例の回路図であり、発光素子として電荷注入型の有機薄膜 EL素子(以下「有機薄膜EL素子」と略記する)を用いた場合のものである。

30 【0050】図1において、15は発光素子である有機 薄膜E L素子、12は有機薄膜E L素子15に流れる電流を制御する抵抗素子、14は有機E L素子に電流を流し続けるコンデンサ、13はコンデンサ14に信号電圧を供給するスイッチングトランジスタ、16はスイッチングトランジスタ13を選択する走査信号を供給する走査線、17は走査線16がオンとされ選択されたスイッチングトランジスタ13を介してコンデンサ14に電荷を供給するデータ線、18は有機薄膜E L素子14に電流を供給する電源電極、19はデータ線17との間の電40 位差でトランジスクの動作点を決定する共通電極である。

【0051】上述の駆動回路のよる発光原理は先に述べた通りである。

【0052】ポリシリコンは気相成長法によりアモルファスシリコンを堆積しレーザーアニールする事で溶融再結晶化しポリシリコンとなる。前記ポリシリコン中にイオンドーピング法によりリンイオンを打ち込みトランジスタのソース及びドレイン領極部を作成する。抵抗素子12は前記トランジスタのソース及びドレイン領域となる部分と同一のプロセスで作成されている。本実施例1

では電流制御用トランジスタをn チャンネル型としている。従ってスイッチング回路として負荷を放電させることが出来ないので負荷の電荷をリセットさせる回路を設けた。

【0053】(実施例2)実施例2における回路構成を図4に示す。本実施例は電流制御トランジスタをpチャンネルタイプとしたものである。この駆動回路の発光原理は基本的に実施例1と同様であるが、pチャンネルトラジスタは負荷に対して放電しかできないので、負荷を予め電源電圧まで充電するプリチャージ回路を負荷した

【0054】(実施例3) 実施例3はソースフォロワの構成をnチャンネル、pチャンネルのブッシュブル構成としたものである。回路構成は図5に示す回路と同一である。ブッシュブル構成は負荷に対して充電、放電共に出来るが回路規模が大きくなることと、定常電流が流れるので消費電力が比較的大きくなる。

【0055】(実施例4)実施例4はパッファの構成を 差動増幅器をもちいて構成したものである。回路構成は 図6に示す回路と同一である。差動増幅器を用いた構成 20 にした場合は、前述のソースフォロワ構成に比較して回 路構成がやや複雑になるが回路自身にフィードバック作 用があるためにキャンセル出来るオフセット電圧のレベ ルが高くなる特徴がある。

[0056]

【発明の効果】以上説明したように本発明によれば、発光素子の輝度をトランジスタのしきい値電圧のばらつきなどに起因するオフセット電圧を補償する回路が内蔵されており、比較的少ないトランジスタ数で良好な画像特性を得られるアクティブマトリクス型の電流制御型発光 30 累子の駆動回路を実現できる。 *

* (図面の簡単な説明)

【図1】本発明の第1の実施例の構成を示す回路図

【図2】オフセットキャンセラー付きソースフォロワの シミュレーション結果を示す図

【図3】図2の結果の拡大図

【図4】電流制御用トランジスタがロチャンネルタイプ の場合のオフセットキャンセラー付きソースフォロワの 回路構成を示す図

【図5】ソースフォロワ回路としてブッシュブル回路の 10 構成とした場合を示す図

【図6】オフセットキャンセラー付き差動増幅回路を示す図

【図7】従来のアクティブマトリックス型ELディスプレイの駆動回路を示す図

【図8】ポリシリコン薄膜トランジスタのゲート電圧ー ソース電流特性を示す図

【図9】E L素子の電流-電圧特性を示す図

【図10】従来例による4ビット相当の階調表示のためのEL.駆動回路を示す図

20 【図11】オフセットキャンセラー付き差動増幅回路のシミュレーション結果を示す図

【図12】図11の結果の拡大図

(符号の説明)

12 抵抗案子

13 スイッチングトランジスタ

14 コンデンサ

15 有機薄膜EL素子

16 走査線


17 データ線

18 電源電極


19 共通電極

【図2】


Nch Source-follower (Vin=8V:Vtn=2.0~3.0V)





[図1]



【図3】







Saved Applications for Later Submission

A submission has not been filed officially at the USPTO until the e-filer executes the Submit function and the documents are received at the USPTO Eastern Time. The Acknowledgement Receipt is evidence of this submission.

7021258 **EFS ID** 16-FEB-2010 17:03:15 Saved Date Title of Invention Light emitting device First Named Inventor Ken-ichi Masumoto **Customer Number or Correspondence Address** 00513 Filed By Kenneth Wayne Fields/Karen Gass 2005-0796A Attorney Docket Number U.S. National Stage under 35 USC 371 Application Type


The following documents have been saved for later submission.


| Files to be Submitted | Page Count | Document Description | File Size | Validation Status Message | |
|----------------------------|---------------|--|-------------|---------------------------------|----|
| AttachA_MISC_P03231401.pdf | 1 | Change of Address | 218118 byte | WARNINGS | |
| AttachZ1_IDS_P03231401.pdf | 4 | Information Disclosure Statement (IDS) Filed (SB/08) | 282734 byte | WARNINGS | of |
| AttachZ2.pdf | 4 | NPL Documents | 197907 byte | PASS | |
| AttachZBA.pdf | 12 | Foreign Reference | 689660 byte | PASS | |
| AttachZBB.pdf | 15 | Foreign Reference | 857009 byte | PASS | |


Documents will be saved for your convenience until midnight Eastern Time on 24-FEB-2010 and then will be deleted.


If you need help:

- Call the Patent Electronic Business Center at (866) 217-9197 (toll free) or e-mail <u>EBC@uspto.gov</u> for specific questions about Patent e-Filing.
- Send general questions about USPTO programs to the <u>USPTO Contact Center (UCC)</u>.
- If you experience technical difficulties or problems with this application, please report them via e-mail to Electronic Business Support or call 1 800-786-9199.















【図12】



フロントページの続き

(72) 発明者 | 岡田 | 隆史 大阪府門真市大字門真1006番地 | 松下電器 産業株式会社内 F ターム(参考) SCO80 AA06 AA07 B805 DD05 DD22 DD25 DD28 EE19 EE29 FF11 JJ03 JJ04 JJ05 KK43